“这次发布的信息都很具体,还有先进的数据指标支撑,彰显出我们技术迭代的步伐在加快,与产品的关联也很紧密。”7月27日,英特尔公司举行了“英特尔加速创新:制程工艺和封装技术线上发布会”,公布了其有史以来最详细的制程工艺和封装技术路线图,展示了一系列底层技术创新,而这些技术将不断驱动其从现在到2025年乃至更长远未来的新产品开发。谈及对此次发布会的感受,英特尔中国研究院院长宋继强向《中国科学报》记者如是表示。
作为半导体产业最重要的法则之一,摩尔定律还将在多长时间内有效?当天,英特尔公司CEO帕特·基辛格也给出了肯定的答案:“摩尔定律仍在持续生效。对于未来十年走向超越‘1纳米’节点的创新,英特尔有着一条清晰的路径。我想说,在穷尽元素周期表之前,摩尔定律都不会失效,英特尔将持续利用硅的神奇力量不断推进创新。”
全新的命名体系
1965 年,英特尔联合创始人戈登·摩尔提出了著名的摩尔定律:当价格不变时,集成电路上可容纳的元器件的数目,每隔18~24个月便会增加一倍,性能也将提升一倍。50多年来,该定律一直推动着半导体行业的发展。
然而,随着技术的不断演进,摩尔定律遭遇了严峻挑战,对于“后摩尔时代”的探讨也成为学术界和产业界热衷的话题。
摩尔定律的大旗还能抗多久?在此次发布会上,英特尔用从Intel 7、Intel 4 Intel 3到Intel 20A等重要制程节点的创新给予了回答,而其核心目标是每瓦性能的提升。
“对于未来半导体产品来说,PPA,即performance(性能)、power(功耗) 和 area(面积)是三个非常重要的指标,代表着产品的竞争力。如果把每瓦性能作为一个核心指标来看,我们几个制程节点的名称演进就是按照这样一个逻辑在向前推进的。”宋继强说。
目前业界在演绎制程工艺的进步时,通常以纳米为单位。然而,在英特尔看来,从1997年开始,基于纳米的传统制程节点命名方法,就不再与晶体管实际的栅极长度相对应。如今整个行业使用着各不相同的制程节点命名和编号方案,而这些多样的方案既不再指代任何具体的度量方法,也无法全面展现如何实现能效和性能的最佳平衡。“因此,这次我们为制程节点引入了全新的命名体系,创建了一个基于关键技术参数——包括性能、功耗和面积等的新命名体系,以帮助客户对整个行业的制程节点演进建立一个更加准确的认知。”宋继强说,从上一个节点到下一个节点命名的数字递减,反映了对这些关键参数改进的整体评估。
此外,他表示,随着行业越来越接近“1纳米”节点,英特尔改变命名方式,也是希望能更好地反映全新的创新时代。具体而言,在Intel 3之后的下一个节点被命名为Intel 20A,这一命名反映了向新时代的过渡,即工程师在原子水平上制造器件和材料的时代——半导体的埃米时代。
每年前进一小步
此前,英特尔的芯片技术发展战略被称为“Tick-Tock”模式,其内涵是工艺提升和微架构革新隔年交替进行。而从14纳米开始,这一周期被进一步拉长。不过,此次披露的制程技术路线图则显示出英特尔未来的步伐会加快。
据介绍,通过FinFET晶体管优化,Intel 7每瓦性能将比英特尔10纳米SuperFin提升约10%~ 15%,优化方面包括更高应变性能、更低电阻的材料、新型高密度蚀刻技术、流线型结构,以及更高的金属堆栈实现布线优化。其将应用于2021年推出的面向客户端的Alder Lake,以及预计将于2022年第一季度投产的面向数据中心的Sapphire Rapids。
而与Intel 7相比,Intel 4的每瓦性能将提高约20% 。此外,它还将是首个完全采用下一代极紫外光刻(EUV)技术的英特尔FinFET节点。Intel 4将于2022年下半年投产,2023年出货,产品包括面向客户端的Meteor Lake和面向数据中心的Granite Rapids。
较之Intel 4,Intel 3将在每瓦性能上实现约18%的提升,并在更多工序中增加EUV的使用。Intel 3将于2023年下半年开始生产相关产品。
英特尔高级副总裁兼技术开发总经理Ann Kelleher断言:“凭借RibbonFET和PowerVia两大开创性技术,Intel 20A将成为制程技术的另一个分水岭。”
宋继强介绍,PowerVia是业界首个背面电能传输网络,它可以消除晶圆正面的供电布线需求,优化信号布线,同时减少下垂和降低干扰。而RibbonFET是英特尔研发的Gate All Around晶体管,是公司自2011年率先推出FinFET以来的首个全新晶体管架构,可以提供更快的晶体管开关速度,同时以更小的占用空间实现与多鳍结构相同的驱动电流。Intel 20A预计将在2024年推出。
宋继强还向记者透露,2025年以后,还将有Intel 18A问世。届时,RibbonFET技术将进一步得到提升。
基于上述技术演进计划,帕特·基辛格颇有信心地宣布,“我们正在加快制程工艺创新的路线图,以确保到 2025 年制程性能再度领先业界”。
日益重要的封装
今年3月23日,帕特·基辛格通过全球直播的方式,公布了英特尔IDM 2.0战略的愿景,即通过制造、设计和交付领先产品,为合作伙伴创造长期价值。英特尔同时宣布了生产制造扩张计划——在美国亚利桑那州投资约200亿美元新建两座晶圆厂。此外,该公司计划成为代工厂商,面向全球客户提供服务。
随着IDM 2.0战略的实施,封装对于实现摩尔定律变得更加重要。此次发布会上,英特尔对先进封装路线图提出了如下计划。
Sapphire Rapids将成为采用EMIB(嵌入式多芯片互连桥接)批量出货的首个英特尔至强数据中心产品。它也将是业界首个提供几乎与单片设计相同性能的,但整合了两个光罩尺寸的器件。继Sapphire Rapids之后,下一代EMIB的凸点间距将从55微米缩短至45微米。
此外,Foveros将利用晶圆级封装能力,提供史上首个3D堆叠解决方案。Meteor Lake是在客户端产品中实现Foveros技术的第二代部署。该产品将具有36微米的凸点间距,不同晶片可基于多个制程节点,热设计功率范围为5-125瓦。
而Foveros Omni则将开创下一代Foveros技术,通过高性能3D堆叠技术为裸片到裸片的互连和模块化设计提供更多的灵活性。Foveros Omni允许裸片分解,将基于不同晶圆制程节点的多个顶片与多个基片混合搭配,预计将于2023年用到量产的产品中。
Foveros Direct则会实现向直接铜对铜键合的转变。它可以实现低电阻互连,并使得从晶圆制成到封装开始,两者之间的界限不再那么截然分明。Foveros Direct将实现10微米以下的凸点间距,使3D堆叠的互连密度提高一个数量级,为功能性裸片分区提出新的概念。“这在以前是无法实现的。”宋继强说,Foveros Direct是对Foveros Omni的补充,预计也将于2023年用到量产的产品中。
宋继强强调,虽然英特尔在沿着制程和封装两个方向不断突破,但这些技术在产品开发中是可以混合搭配使用的。“我们希望越早把这些技术应用到给客户的产品当中越好,可能在2023年我们就会把一些技术混合在一些客户的产品当中做试验了。”
版权声明:凡本网注明“来源:中国科学报、科学网、科学新闻杂志”的所有作品,网站转载,请在正文上方注明来源和作者,且不得对内容作实质性改动;微信公众号、头条号等新媒体平台,转载请联系授权。邮箱:shouquan@stimes.cn。